Superskalaarinen suoritin
Superskalaarinen suoritin on suoritin, jossa on useita kopioita datapolkulaitteistosta usean käskyn suorittamiseksi rinnakkain.[1] Skalaarinen suoritin hakee ja käsittelee enintään yhden käskyn kellojaksoa kohden.[2]
Varhaisimpana esimerkkinä superskalaarisesta suorittimesta mainitaan CDC 6600.[3] Termi superskalaarinen on peräisin 1980-luvulta, jolloin se yleistyi RISC-suorittimien yhteydessä.[4] Suorittimen monimutkaistamisen sijaan RISC-suorittimissa käyttivät saatavilla olevia resursseja suorituksen tehostamiseen suorittamalla useampaa kuin yhtä käskyä kellojaksoa kohden.[4][5]
Katso myös muokkaa
Lähteet muokkaa
- ↑ Harris, David Money & Harris, Sarah L.: Digital Design and Computer Architecture, s. 447. Second Edition. Morgan Kaufmann, 2013. ISBN 978-0-12-394424-5.
- ↑ Shen, John Paul & Lipasti, Mikko H.: Modern Processor Design: Fundamentals of Superscalar Processors, s. 16. Waveland Press. ISBN 978-1-4786-0783-0.
- ↑ James E. Smith & Gurindar S. Sohi: The Microarchitecture of Superscalar Processors (PDF) ftp.cs.wisc.edu. 20.8.1995. Viitattu 21.10.2019. (englanniksi)
- ↑ a b Chapter 7 Superscalar Processors euler.mat.uson.mx. Arkistoitu 14.9.2019. Viitattu 21.10.2019. (englanniksi)
- ↑ 3.5.2 Superscalar Processors phy.ornl.gov. Viitattu 21.10.2019. (englanniksi)
Kirjallisuutta muokkaa
- Shen, John Paul & Lipasti, Mikko H.: Modern Processor Design: Fundamentals of Superscalar Processors. Waveland Press. ISBN 978-1-4786-0783-0.
Aiheesta muualla muokkaa
- Understanding Pipelining and Superscalar Execution (englanniksi)