Avaa päävalikko

Käskykannan liukuhihna

Liukuhihna (engl. instruction pipeline) suorittimen käskykannassa lisää suorittimen suorituskykyä jakamalla käskyn suoritus useampaan vaiheeseen (engl. stage), jolloin joka vaiheessa voi suorittaa eri käskyä.[1] Joka vaiheessa on vain osa käskyn tarvitsemasta logiikasta, jolloin kellotaajuus on käytännössä nopeampi: jokaisen käskyn suoritusaika on sama kuin ilman liukuhihnaa.[1]

Esimerkiksi MIPS-arkkitehtuurissa vaiheet ovat:[2]

  1. käskyn haku (engl. instruction fetch)
  2. käskyn purku (engl. instruction decode)
  3. suoritus (engl. execute)
  4. muistihaku (engl. memory access)
  5. takaisinkirjoitus (engl. write back)

Katso myösMuokkaa

LähteetMuokkaa

  1. a b Harris, David Money & Harris, Sarah L.: Digital Design and Computer Architecture, s. 409. Second Edition. Morgan Kaufmann, 2013. ISBN 978-0-12-394424-5.
  2. Andy D. Pimentel: 2. Processor micro-architecture: Implicit parallelism (PDF) staff.fnwi.uva.nl. Viitattu 21.10.2019. (englanniksi) 

Aiheesta muuallaMuokkaa