Ero sivun ”RISC” versioiden välillä
| [arvioimaton versio] | [arvioimaton versio] |
Poistettu sisältö Lisätty sisältö
PtG (keskustelu | muokkaukset) p aakkostus |
p jeps... |
||
Rivi 1:
'''RISC''' ''(Reduced Instruction Set Computer)'' on [[tietokone]]iden [[suoritin]]arkkitehtuurien suunnittelufilosofia, jossa [[konekielinen käsky|konekielen käsky]]t on pyritty pitämään yksinkertaisina ja nopeasti vakioajassa suoritettavina. Aiemmin suosittu lähestymistapa oli [[CISC]], jossa pyritään tekemään käskykannasta mahdollisimman laaja ja monipuolinen ja sitä kautta tehokas.
RISC:stä tuli vallitseva suoritinarkkitehtuurien suunnittelufilosofia [[1980-luku|1980-luvun]] puolivälistä alkaen. Valtaosa tämän jälkeen kehitetyistä uusista arkkitehtuureista on RISC-tyyppisiä, esimerkkeinä [[MIPS]], [[ARM]], [[SPARC]], [[Alpha]] ja [[PowerPC]]. RISCejä käytetäänkin lähes kaikissa muissa uusissa tietoteknisissä laitteissa paitsi tavallisissa [[IBM
Nykyisin varsinaisen RISC:n rinnalle on tullut [[VLIW]]-lähestymistapa, jossa useita RISC-käskyjä on sidottu toisiinsa niin, että ne muodostavat yhden pitkän rinnakkaisesti suoritettavan käskyn. Tämän lähestymistavan tarkoituksena on parantaa käskyjen rinnakkaista suorituskykyä. Ehkä tunnetuin VLIW-arkkitehtuuri on [[IA-64]].
| |||