Ero sivun ”RISC” versioiden välillä

[[Berkeley RISC]] -projekti johti [[SPARC]]-suorittimeen ja [[Stanford MIPS]] -projekti [[MIPS-arkkitehtuuri|MIPS]]-suorittimeen.<ref>{{Verkkoviite | osoite = http://www.cpushack.com/CPU/cpuAppendA.html#RISC | nimeke = RISC Refined: Berkeley RISC, Stanford MIPS . . | viitattu = 18.7.2020 | kieli = {{en}} }}</ref><ref>{{Verkkoviite | osoite = http://www.cpushack.com/CPU/cpu4.html#SPARC | nimeke = Part II: SPARC, an extreme windowed RISC (1987) . . | viitattu = 18.7.2020 | kieli = {{en}} }}</ref><ref>{{Verkkoviite | osoite = http://www.cpushack.com/CPU/cpu4.html#MIPS | nimeke = Part V: MIPS R2000, the other approach. (June 1986) . . . . . . . . . . . | viitattu = 18.7.2020 | kieli = {{en}} }}</ref>

Myös tietokoneiden suoritusnopeuden kasvattamiseksi haettiin jatkuvasti uusia ratkaisuja, ja yksi mahdollisuus oli peräkkäisten käskyjen rinnakkainenyhtäaikainen suorittaminen ns.[[Käskykannan ''liukuhihnaperiaatteella''liukuhihna|liukuhihnalla]]. Monissa CISC-suorittimissa oli jonkinlaisia osittaisia liukuhihnaratkaisuja, mutta ne olivat ongelmallisia, koska CISC-käskyt vaihtelivat huomattavasti monimutkaisuudeltaan ja suoritusajaltaan. Syntyi tarve käskykannoille, joissa jokaisella käskyllä olisi samat yksinkertaiset suoritusvaiheet. Lisäksi pyrittiin välttämään tiedonsiirtoa muistiin ja muistista, mikä loi tarpeen perinteistä suuremmalle määrälle rekistereitä. Myös [[Superskalaarinen suoritin|superskalaarinen]] rinnakkain suorittaminen yleistyi RISC-suorittimien myötä.<ref name="csuson">{{Verkkoviite | osoite = http://euler.mat.uson.mx/~havillam/ca/CS323/0708.cs-323009.html | nimeke = Chapter 7 Superscalar Processors | viitattu = 21.10.2019 | kieli = {{en}} }}</ref>