Versio 10. syyskuuta 2017 kello 15.17 muokkaa Ipr1 (keskustelu \| muokkaukset) seulojat 202 759 muokkausta eivät siirtyneet "takaisin" vaan olivat eri cpu:lla ennen ← Vanhempi muutos		Versio 10. syyskuuta 2017 kello 15.22 muokkaa kumoa Ipr1 (keskustelu \| muokkaukset) seulojat 202 759 muokkausta viittaus eri artikkeliin, ei tarvitse toistaa täällä tuon kuvausta Uudempi muutos →
Rivi 3: RISC:stä tuli vallitseva suoritinarkkitehtuurien suunnittelufilosofia [[1980-luku\|1980-luvun]] puolivälistä alkaen. Valtaosa tämän jälkeen kehitetyistä uusista arkkitehtuureista on RISC-tyyppisiä, esimerkkeinä [[MIPS-arkkitehtuuri\|MIPS]], [[ARM]], [[SPARC]], [[DEC Alpha\|Alpha]] ja [[PowerPC]]. RISCejä käytetäänkin lähes kaikissa muissa uusissa tietoteknisissä laitteissa paitsi tavallisissa [[IBM PC]] -arkkitehtuuriin pohjautuvissa tietokoneissa, joiden suorittimet perustuvat edelleenkin [[1970-luku\|1970-luvulla]] kehitettyyn CISC-tyyppiseen [[x86]]-arkkitehtuuriin. RISC ja CISC suorittimine lisäksi on [[VLIW]]-lähestymistapa. Nykyisin varsinaisen RISC:n rinnalle on tullut [[VLIW]]-lähestymistapa, jossa useita RISC-käskyjä on sidottu toisiinsa niin, että ne muodostavat yhden pitkän rinnakkaisesti suoritettavan käskyn. Tämän lähestymistavan tarkoituksena on parantaa käskyjen rinnakkaista suorituskykyä. Ehkä tunnetuin VLIW-arkkitehtuuri on [[IA-64]]. Osa uusimmista [[x86]]-suorittimista yrittää hyödyntää RISC-lähestymistavan etuja kääntämällä sisäisesti CISC-komentoja yksinkertaisempaan RISC-tyyliseen muotoon. Tällä tavoitellaan parempaa käskyjen jakautumista rinnakkain suoritettaviin palasiin ja sen kautta nopeampaa suoritusta. Nykyisin käskykannan luonne ei enää ole niin vahvasti sidoksissa suorittimen sisäiseen toimintaan kuin aiemmin, mikä on tehnyt tiukasta jaottelusta RISC- ja CISC-arkkitehtuureihin melko tarpeettoman.

Ero sivun ”RISC” versioiden välillä