Ero sivun ”SSE2” versioiden välillä
| [arvioimaton versio] | [arvioimaton versio] |
Poistettu sisältö Lisätty sisältö
Rivi 6:
==Muutokset==
SSE2 lisää tuen IEEE-liukulukustandardiin ja 64-, 32-, 16- ja 8-bittisille kokonaislukuoperaatioille kahdeksassa 128-bittisessä XMM-suoritinrekisterissä, jotka ensimmäisen kerran otettiin käyttöön SSE:n yhteydessä. SSE2 ei lisää mitään uusia ohjelmatiloja
<!--
The addition of 128-bit integer SIMD operations allows the programmer to completely avoid the eight 64-bit MMX registers "aliased" on the original IA-32 floating point register stack. This permits mixing integer SIMD and scalar floating point operations without mode switching required between MMX and [[x87]] floating point operations. However, this is overshadowed by the value of being able to perform integer SIMD operations on the wider SSE registers.
Other SSE2 extensions include a set of [[CPU cache|cache]]-control instructions intended primarily to minimize [[cache pollution]] when processing indefinite streams of information, and a sophisticated complement of numeric format conversion instructions.
-->
AMD:n toteutus SSE2-kannasta [[AMD64]]-alustassa sisältää lisäksi vielä 8 rekisteriä eli se sisältää yhteensä 16 XMM-rekisteriä (XMM0 - XMM15). Nämä lisärekisterit ovat näkyvissä vain mikäli tietokone on 64-bittisessä tilassa. Intel hyväksyi nämä lisärekisterit osana heidän tukea AMD64:n arkkitehtuurille vuonna 2004.
| |||